14\/10\/2026<\/p>\n
ChipAgents a pr\u00e9sent\u00e9 Build-A-Chip-Bench, un banc d\u2019essai d\u00e9velopp\u00e9 en collaboration avec NVIDIA pour d\u00e9terminer si des agents d\u2019intelligence artificielle (IA) sont capables de mener de bout en bout une t\u00e2che de conception de puce num\u00e9rique, depuis la sp\u00e9cification jusqu\u2019\u00e0 l\u2019impl\u00e9mentation physique et \u00e0 l\u2019obtention d\u2019un GDS v\u00e9rifi\u00e9, afin de mesurer les progr\u00e8s r\u00e9els vers une superintelligence appliqu\u00e9e \u00e0 la conception de semi-conducteurs. ChipAgents a d\u00e9velopp\u00e9 Build-A-Chip-Bench avec NVIDIA pour \u00e9valuer les agents d\u2019IA sur l\u2019ensemble du flux de conception de circuits int\u00e9gr\u00e9s num\u00e9riques (IC), depuis la sp\u00e9cification jusqu\u2019\u00e0 l\u2019impl\u00e9mentation physique et \u00e0 l\u2019obtention d\u2019un syst\u00e8me de conception graphique (GDS) v\u00e9rifi\u00e9. Contrairement aux bancs d\u2019essai cibl\u00e9s principalement sur la g\u00e9n\u00e9ration de code RTL ou la v\u00e9rification, Build-A-Chip-Bench \u00e9value la capacit\u00e9 des agents \u00e0 satisfaire simultan\u00e9ment les exigences fonctionnelles, de calendrier, de puissance, de surface et de v\u00e9rification physique.<\/p>\n
Build-A-Chip-Bench \u00e9tend l\u2019\u00e9valuation \u00e0 l\u2019ensemble du flux de conception des puces, notamment l\u2019architecture, la microarchitecture, le langage de description mat\u00e9rielle au niveau transfert de registres (RTL), la v\u00e9rification fonctionnelle, la synth\u00e8se logique, la planification de l\u2019implantation, le placement, la synth\u00e8se de l\u2019arbre d\u2019horloge, le routage, la validation finale du calendrier et de la puissance, ainsi que la v\u00e9rification physique. Les premi\u00e8res \u00e9valuations ont r\u00e9v\u00e9l\u00e9 que les agents test\u00e9s r\u00e9ussissaient en moyenne la v\u00e9rification fonctionnelle dans ~40 % des t\u00e2ches, tandis que seulement environ 10 % atteignaient les objectifs requis en mati\u00e8re de performance physique, de puissance et de surface (PPA). Ces r\u00e9sultats illustrent une distinction importante dans la conception de semi-conducteurs pilot\u00e9e par l\u2019IA : produire un code RTL fonctionnellement correct ne constitue qu\u2019une partie du d\u00e9fi d\u2019ing\u00e9nierie.<\/p>\n
Ces r\u00e9sultats mettent en \u00e9vidence la difficult\u00e9 \u00e0 faire passer des conceptions fonctionnellement correctes jusqu\u2019\u00e0 l\u2019impl\u00e9mentation physique dans les conditions de test du banc d\u2019essai. Les syst\u00e8mes autonomes doivent \u00e9galement raisonner \u00e0 diff\u00e9rents niveaux d\u2019abstraction, pr\u00e9server le comportement valid\u00e9 au fil des r\u00e9visions, utiliser des outils d\u2019ing\u00e9nierie sp\u00e9cialis\u00e9s et planifier leurs actions en tenant compte des retours physiques co\u00fbteux issus du monde r\u00e9el. Build-A-Chip-Bench est un banc d\u2019essai d\u00e9velopp\u00e9 par ChipAgents avec l\u2019expertise technique de NVIDIA concernant la suite de tests et la grille d\u2019\u00e9valuation.<\/p>\n
Il mesure \u00e0 la fois l\u2019exactitude fonctionnelle et la capacit\u00e9 \u00e0 respecter les contraintes de conception physique en aval.<\/p>\n